英特尔怒怼三星台积电：我比你们领先三年

作者：王云辉

过去几个月来，三星、台积电都在不断宣布10纳米甚至7纳米制程上的量产进展，与此对应的是，英特尔10纳米工艺制程的量产计划却一直没有落地，这让英特尔一度遭遇外界质疑。

但就在9月19日，英特尔终于抛出了王炸。

在北京的“英特尔精尖制造日”现场，英特尔一口气对外首次展示了10纳米Cannonlake、10纳米Arm测试芯片、22纳米FFL、14纳米展讯SC9861G-IA和14纳米展讯SC9853I这5款晶圆，对外批露了相关芯片的量产计划，并首次对外详细揭密了自身在下一代制程上的多项前沿技术储备。

会上，英特尔更以少见的强势态度，狠怼“友商”三星和台积电。

“目前，友商10纳米芯片的晶体管密度，只相当于我们14纳米芯片的密度。”英特尔公司制造、运营与销售集团总裁Stacy J. Smith说，“我们领先了友商整整3年。”

事实上，早在今年3月，英特尔就已在旧金山讲述过同样观点。但在中国这个关键市场再次重申，并展示10纳米晶圆，这被业界视为英特尔发起全面反攻，并加速拓展芯片代工市场的信号。

【摩尔定律不死】

晶体管的制程工艺，多年来一直遵循摩尔定律，即当价格不变时，集成电路上可容纳的晶体管数量，以及消费者每花一元钱能获得的芯片性能，每隔18-24个月便会增加一倍。

但近几年来，摩尔定律还能维持多久，已经成为业界讨论最多的问题。甚至很多分析者认为，摩尔定律即将失效。

其原因在于，我们目前使用的主流芯片制程已经达到14纳米制程，并正在向10纳米发展。而在7纳米以后，晶体管的缩小就将接近物理极限，一旦晶体管进一步降低，就有可能产生量子隧穿效应，为芯片制造带来巨大挑战。

这意味着，如果物理学上没有重大突破，要进一步增加晶体管的密度，就将变得极为困难。

去年，劳伦斯伯克利国家实验室的一个科研团队曾宣称，通过由纳米碳管和二硫化钼（MoS2）的替代材料和技术，已能将晶体管制程的物理极限缩减到1纳米。不过，这一研究目前也还停留在初级阶段。

但英特尔却依然坚定表态：摩尔定律不死。

“诚然，有一天我们可能会达到物理极限，但目前还看不到终点，而摩尔定律在任何可预见的未来都不会终结。”Stacy J. Smith说。

（Stacy J. Smith）

为什么摩尔定律不会失效？

英特尔的答案是，用制程技术之外的“黑科技”，来抵消制程技术放缓带来的影响。

比如，应变硅、高K金属栅极、自校准通道、鳍式场效应（FinFET）晶体管等技术，都曾在不同的制程阶段，为缩小晶片面积、提升晶体管密度起到巨大作用。

这样，虽然每一代制程节点之间的时间在延长，但通过超微缩等前沿技术，英特尔可以加速推进晶体管密度的提升，从而确保芯片的性能持续提升和成本持续下降。

（本文资料配图均来自英特尔官方资料）

现在，通过超微缩技术，14纳米和10纳米的晶体管密度，都能比以往的制程技术分别提升2.5倍和2.7倍。

这意味着，英特尔能让10纳米芯片的面积缩小到7.6平方毫米，较14纳米芯片缩小了57%，并可以在每平方毫米的面积里，容纳超过1亿个晶体管。

“如果按单个晶体管成本计算，我们的价格下跌速度，甚至还要略快于历史水平。”Stacy J. Smith说。

根据Intel的工艺路线图，10纳米制程节点将包括10nm、10nm+、10nm++三个小迭代，其后就将转向7纳米制程，并且5纳米和3纳米也已经在规划中。

在这些阶段，英特尔正对多项前沿技术进行研究和布局，9月18日披露的技术包括：

（1）纳米线晶体管：纳米线结构可改进通道静电，进一步实现晶体管栅极长度的微缩。

（2）III-V 材料（如砷化镓和磷化铟）：可以改进载流子迁移率，让晶体管在更低电压和更低的有功功耗下运行。

（3）硅晶片的3D堆叠：可以在更小的面积内，实现不同的技术混装集成。

（4）高密度内存：包括易失性和非易失性存储技术

（5）高密度互联：将包括新的材料和图案成形技术。

（6）极紫外（EUV）光刻：将在现有的193纳米波长工具基础上，进一步微缩为13.5纳米波长

（7）自旋电子（Beyond CMOS）：在CMOS到达微缩极限后，继续提高密度和降低功耗。

（8）神经元计算：采用不同的处理器设计和架构，以更高的能效执行某些计算功能。

【10纳米落地，怒怼三星台积电】

技术密集、资金密集的芯片业，注定是一个寡头竞争的天下。

经过多年厮杀，半导体行业中有能力制造最先进芯片的公司已经屈指可数。在10年前，有18家公司拥有自己的晶圆厂，但现在，这个数字已经减少到英特尔、三星、台积电、格罗方德4家。

“其中，只有3家在投资开发规模量产型的制程技术，只有2家公司真正有一体化的器件生产能力。”Stacy J. Smith说。

今年以来，三星和台积电都给英特尔带来了巨大压力。

就在9月11日，台积电联合ARM、Xilinx等公司，发布了全球首颗7纳米芯片，并宣布该芯片将于2018年正式量产。此前它的10纳米芯片，已于去年就已经宣布量产；而5纳米芯片则计划于2019年开始风险试产。

三星也在去年就宣布10纳米芯片量产，计划于今年内年风险试产8纳米芯片，明年内实现7纳米芯片的商业化。此外，它在6、5、4纳米的制程也都已有规划。

它们的制程工艺，真的已经赶超英特尔了吗？

9月19日，在“英特尔精尖制造日”现场，英特尔中国全球副总裁兼中国区总裁杨旭对此的回应是：

“老虎不发威，当我们是病猫！”

在英特尔看来，友商们都是在玩数字游戏。

“业界现在有一种趋势，对自己节点的命名制造混淆概念，即使晶体管的密度并没有提升，但仍继续为其采用新一代制程节点命名。”Stacy J. Smith说。

英特尔认为，下面这个已被业界广泛使用的公式，可用于任何制造商的任何芯片晶片，明确、一致地测量晶体管密度，并为芯片设计者和客户提供关键信息，准确比较不同制造商的制程，从而改变制程节点命名的乱象。

英特尔表示，如果从按照这个公式的比较，英特尔的芯片性能远远领先于竞争对手。

比如，在14纳米制程上，英特尔认为自己“领先了3年”。

而在10纳米制造上，英特尔也表示，自己“领先了整整一代”。

比如，英特尔宣称，自己的10纳米工艺采用第三代 FinFET（鳍式场效应晶体管）技术和超微缩技术，拥有全球最密集的晶体管和金属间距，最小栅极间距从70纳米缩小至54纳米，最小金属间距从52纳米缩小至36纳米，逻辑晶体管密度可达到每平方毫米1.008亿个。

这个数据，较业界其他的“10纳米”高了差不多1倍。

“相比其他友商的'10纳米',英特尔的10纳米技术领先了整整一代。”英特尔技术与制造事业部制程架构与集成总监Mark Bohr说。

【争夺代工市场，争夺中国市场】

一向不评论友商的英特尔，为何此次突然发威？

一个重要的原因，在于英特尔正在大举杀入芯片代工市场，这意味着它将与三星和台积电产生更激烈的直接对抗。

在2016年，台积电在全球晶圆代工的市占率为50.6%，其后依次是格罗方德9.6%，联电8.1%，三星以7.9%排名第四，但去年以来一直不断扩大产能，并已宣称将全力扩大代工业务规模，”目标市场第二”。

而英特尔生产的芯片，过去主要都是自用，代工业务从2013年才在小范围内启动。

尽管如此，英特尔在这个市场依然雄心勃勃。

“目前，英特尔的代工厂完全有能力支持客户的大规模生产需求，市场也有很多的机会。”英特尔公司技术与制造事业部副总裁、晶圆代工业务联席总经理Zane Ball说。

英特尔瞄准的，是利润更丰厚，自身也更具比较优势的高端晶圆代工市场。

自2010年以来，高端晶圆代工市场复合增长率达14%，2016年市场规模已达到230亿美元，同时市场规模还将不断增长。

其中，中国将成为一个极为关键的主要市场。

受益于国家扶持和市场增长，中国芯片产业正在迎来井喷。据全球芯片设备行业协会SEMI估算，2017年中国在晶圆代工厂领域的整体支出（包括建筑与设备）将由2016年的35亿美元增长至54亿美元，增幅达54%，而在2018年，这一数字将有望达到86亿美元。

Zane Ball表示，58.5%的半导体消费发生于中国，但中国无圆晶厂全球占比为25%，这意味着一个巨大的机会。

而且，从市场上来看，由于英特尔不像台积电只做代工，也不像高通、AMD、华为等只做设计，它既懂设计又有工厂，所以代工业务受到限制，与很多竞争对手难以达成合作。在这方面，来自中国的大量客户却没有这个顾虑。

“我们要进入专业晶圆代工，还要在中国大有所为。”Zane Ball说。

“建造并装备一家顶尖晶圆厂所需要的投资，至少需要100亿美元。过去5年，我们已经投资了500亿美元，在全球都有顶尖的晶圆厂和封装测试厂，这让我们有更高的良率，有足够的产能来应对市场不断变化的需求，而且可以更快，以更低成本调整生产。” Stacy Smith说，这些都将为英特尔的代工业务提供强大的、独特的竞争力。

目前，英特尔的技术与制造集团员工已超过3万人，制造厂房面积则达到400万平方英尺，每秒可以生产100亿晶体管，是全球少数可以做高尖端晶圆代工的厂商。

而在中国，英特尔的员工也超过7000人，自2004年以来的协议投资超过130亿美元。

下一步，英特尔的代工业务将瞄准两个细分市场。一个是网络基础设施，包括网络处理器、FPGA（可编程芯片）；另一个是移动和物联网设备。