闪迪近日披露一项专利显示，公司提出基于CBA存储晶粒的3D堆叠架构：将GPU或AI加速器等计算芯片直接集成在NAND/CMOS逻辑存储单元之上，并置于中介层，周围堆叠HBM芯片。其中HBM负责高带宽低延迟访问，NAND层承担大容量读写与存储任务。
该设计旨在缓解HBM容量受限问题（单堆约32–64GB）。此前闪迪提出HBF架构，通过TSV垂直堆叠NAND，容量可达4TB，较HBM提升8–16倍，但仍面临延迟与系统集成复杂度挑战。相较DRAM，NAND具备更高容量与更低成本，但访问速度更慢。新架构通过3D分层，实现了两者的完美互补。
